Notices by Soybean (soybean@mastodon.ktachibana.party), page 6

@nevergofurther 胶棒质量差别还是蛮大的，台湾产的就明显比大陆产的靠谱
不知您的是不是MIJ

@nevergofurther 233
-虽然不知道DAISO是什么但是感觉是MINISO一个级别的存在了-

@kt 原来还有剧场版？
-40/50那边吧-

@roytam1 @yotsuko 哦草您训练AI呢

@yotsuko 有没有yandere和danbooru tag互转的工具啊(

@roytam1 和SN520同一代颗粒的那个吗...

@roytam1 SN750非零售版就是SN730吧

SanDick Extreme Pro Portable SSD被曝焊接质量问题导致暴毙
SanDick这个系列就是个转接卡套M.2 2280硬盘，盘芯SN530 SN730 SN730E SN770都有，文中图片脱焊的是SN530，即使只是SN530一个型号有质量问题这个影响用户数量也是多得可怕了...
上月买移动SSD的时候差点就买外地这款4T了（
======
https://www.tomshardware.com/news/sandisk-extreme-pro-failures-are-due-to-design-flaw

@roytam1 ❓
草

给电脑选电源的时候，最可靠的两个参数是最大10ms瞬时负载和最大电源进风口温度，可惜几乎没人有条件直接测量，不过可以相对可靠地估测。前者可以通过HWInfo读数估计：现在的主板大多会报告CPU包含电压转换部分的总功耗，如果没有通常可以用 CPU最大功率 / 87% 估计，而显卡向来都是报告整卡功耗，其余部分只要不是HDD特别多都可以无脑按50W。以这个数值总值作为可接受的功率下限。后者可以在机箱里放温度计（反正侧透也要找点用途），derating方式给一个参考方式：配图是anandtech对be quiet同一款电源在r.t.（25°C）和hot box（45°C）的测量结果，可以看出高温环境中电源效率会下降。假定25°C我们可以接受60W的热耗散，对照图片95% × 750W = 675W，而45°C时为了compensate功率元件的20°C温差，我们把热耗散上限下降到50W，对照右图67% × 750W ≈ 500W。这个下降是非常明显的，对于一些ITX闷罐和i9+4090电脑，机箱局部空气温度日常40°C以上并不少见，高温derating必须作为考虑部分。

@roytam1 草草草竟然是PCIe3.0

@roytam1 @duffjiang 科兴？还是国药？

甲流day3
不知是自己老了还是现在流感都这么牛逼了

画外音：JUST A FLU

@roytam1 那个还有吧，不然摄像头怎么用

才知道树莓派5发布了
处理器更新到16nm（依然TSMC），升级到2GHz A76，GPU也有差不多幅度增强
内存最大8G LPDDR4X-4267
4k60 HEVC解码，4k60视频输出
Bluetooth 5.0
SD卡终于支持SDR104
增加了一个PCIe2.0接口，支持M.2 NVMe SSD（但是需要adapter）
======
https://www.raspberrypi.com/news/introducing-raspberry-pi-5/

这次树莓派官方提供PCIe了，反而想不出除了接M.2 SSD还有什么用途了（
-估计迟早有人去魔改那个PCIe 2.0 x4的chipset-

@mawei @Kaya 我对欧美国家最大的顾虑就是我乳糖不耐很严重（
年轻时搞了点进口奶酪差点要命（

@roytam1 一开始那群研发的抓了之后就很少有后续消息
只知道2y和1x nm工艺有量产，主要是8Gb DDR4（x8/x16）和LPDDR4（有4Gb，但没听说过有16Gb die），LPDDR5、DDR5、甚至HBM都是coming soon说了好久不见东西，1y nm工艺号称已建成产线没见产品，市面上基本都是美国黑名单公司在少量使用

长江的主要问题就是成本太高，政府出钱免费建厂都没法让他家产品有市场竞争力
估计没人觉得Xstacking这么疯狂的架构从设计之初就是为了冲高性能，现在想想这工艺估计是混合工艺制程遇到困难或者缺少模拟电路工程师搞出来的迁就产物：容量密度只比四大厂高不到10%，但是用了两倍的硅晶圆，一步可靠性未知的stacking-annealing，和被迫上的BEOL工艺（相当于两倍的CMOS电路光刻）
长江的设计逻辑就是CMOS驱动电路和3D存储层的生产完全分开，避免混合工艺产线，避免做困难的SEG或者CuA填充层。从另外三大厂的经验看来即使用CuA通常3D NAND存储层只会占用晶圆60%面积，而Xstacking除了tunnel via都可以作为有效存储面积，同时CMOS电路引线短，又没有CuA对CMOS电路设计的限制，意外导致长江的NAND性能非常高。但是两层300mm晶圆面对面贴合之后，所有金属层都被压在了中间，意味着长江需要把贴合后的晶圆打磨到极薄，然后打TSV做金属层（BEOL），这个即使在现在的业界看来都是杂技一般的操作：先不说打磨会不会影响到晶圆贴合，在如此大的孔密度做反向TSV，难度一点都不比上一步把布满0.1um间距的铜柱的300mm晶圆面对面贴起来来得简单，操作难度甚至超过给AMD的CPU贴3D cache（有观点认为长江是先打深孔然后贴合打磨的，但个人很怀疑这么密的孔能不能磨到10um；也有观点是先打磨做BEOL之后再贴合，但是10um厚的300mm晶圆和用过的冈本001一样软，这要靠气功操作吗）
即便是长江工艺遥遥领先，在经历了九九八十一种杂技操作之后良率依然有99%（业界平均70%），但是用了两倍的晶圆（考虑到密度优势就1.8x吧），过了三次光刻产线（就算中国工厂成本低吧只比业界高30%成本），那综合下来还是比业界平均成本高60%。可能是也正是这个原因，长江干脆不做第一方封测，所有晶圆不挑直接卖给下游封测厂，算是挽回一点成本劣势，但是这不就是玩灵车飘移吗？现在Micron 232L量产之后，长江128L性能领先的头衔也彻底摘帽了，长江176L至今还没看到有什么眉目（层数增高势必要求提高CMOS电路密度，Xstacking对CMOS密度要求更高，难不成NAND产线要DUV SAQP做1α工艺？四大厂现在NAND的logic部分也都做到10nm附近了），没准真没了......
（以上为个人非专业观点）

AMD现在的操作也太骚了...
TR7000和TR7000Pro用的是Siena的插槽，Siena的8通道内存IOD，Geona的CCD
内存支持只给了RDIMM
当年AMD给Siena不一样的插槽就超出了所有人的预期，谁知道AMD还有这手
*Siena是Genoa（第四代EPYC）的高密度核心版本，核心更多，但是频率较低，架构都是Zen4
======
https://www.anandtech.com/show/21092/amd-unveils-ryzen-threadripper-7000-family-zen-4-for-workstations-and-hedt